机译:利用泄漏控制晶体管和多阈值CMOS技术设计低功耗CMOS电路
机译:用于待机泄漏功率降低的有效电路设计方法
机译:纳米CMOS VLSI系统的待机漏电降低技术
机译:降低待机功耗的面积有效的选择性多阈值CMOS设计方法
机译:纳米级CMOS电路中降低待机泄漏功率的方法。
机译:新方法以确定标准细胞库设计中泄漏功率的方法
机译:面积有效的选择性多阈值CmOs设计方法 待机泄漏功率降低
机译:多阈值互补金属氧化物半导体(mTCmOs)总线电路和通过脉冲待机开关降低总线功耗的方法。